文章来源：由「百度新聞」平台非商業用途取用"http://www.eepw.com.cn/article/201808/385393.htm"

本期繼續給大家分享高頻高速PCB設計之實用大全(2)：設計技巧、注意事項、經驗分享等等知識點歸納本文引用地址：http:www.eepw.com.cnarticle201808385393.htm26、當一塊PCB板中有多個數模功能塊時，常規做法是要將數模地分開，原因何在?將數模地分開的原因是因為數字電路在高低電位切換時會在電源和地產生噪聲，噪聲的大小跟信號的速度及電流大小有關。如果地平面上不分割且由數字區域電路所產生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉，模擬的信號依然會被地噪聲干擾。也就是說數模地不分割的方式只能在模擬電路區域距產生大噪聲的數字電路區域較遠時使用。27、另一種作法是在確保數模分開布局，且數模信號走線相互不交叉的情況下，整個PCB板地不做分割，數模地都連到這個地平面上。道理何在?數模信號走線不能交叉的要求是因為速度稍快的數字信號其返回電流路徑(returncurrentpath)會盡量沿著走線的下方附近的地流回數字信號的源頭，若數模信號走線交叉，則返回電流所產生的噪聲便會出現在模擬電路區域內。28、在高速PCB設計原理圖設計時，如何考慮阻抗匹配問題?在設計高速PCB電路時，阻抗匹配是設計的要素之一。而阻抗值跟走線方式有絕對的關系，例如是走在表面層(microstrip)或內層(striplinedoublestripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數學算法的**而無法考慮到一些阻抗不連續的布線情況，這時候在原理圖上只能預留一些terminators(端接)，如串聯電阻等，來緩和走線阻抗不連續的效應。真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續的發生。29、哪里能提供比較準確的IBIS模型庫?IBIS模型的準確性直接影響到仿真的結果。基本上IBIS可看成是實際芯片IObuffer等效電路的電氣特性數據，一般可由SPICE模型轉換而得(亦可采用測量，但**較多)，而SPICE的數據與芯片制造有絕對的關系，所以同樣一個器件不同芯片廠商提供，其SPICE的數據是不同的，進而轉換后的IBIS模型內之數據也會隨之而異。也就是說，如果用了A廠商的器件，只有他們有能力提供他們器件準確模型數據，因為沒有其它人會比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準確，只能不斷要求該廠商改進才是根本解決之道。30、在高速PCB設計時，設計者應該從那些方面去考慮EMC、EMI的規則呢?一般EMIEMC設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面.前者歸屬于頻率較高的部分(30MHz)后者則是較低頻的部分(30MHz).所以不能只注意高頻而忽略低頻的部分.一個好的EMIEMC設計必須一開始布局時就要考慮到器件的位置,PCB疊層的安排,重要聯機的走法,器件的選擇等,如果這些沒有事前有較佳的安排,事后解決則會事倍功半,增加成本.例如時鐘產生器的位置盡量不要靠近對外的連接器,高速信號盡量走內層并注意特性阻抗匹配與參考層的連續以減少反射,器件所推的信號之斜率(slewrate)盡量小以減低高頻成分,選擇去耦合(decouplingbypass)電容時注意其頻率響應是否符合需求以降低電源層噪聲.另外,注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loopimpedance盡量小)以減少輻射.還可以用分割地層的方式以控制高頻噪聲的范圍.最后,適當的選擇PCB與外殼的接地點(chassisground)。31、如何選擇EDA工具?目前的pcb設計軟件中，熱分析都不是強項，所以并不建議選用，其它的功能1.3.4可以選擇PADS或Cadence性能價格比都不錯。PLD的設計的初學者可以采用PLD芯片廠家提供的集成環境，在做到百萬門以上的設計時可以選用單點工具。32、請推薦一種適合于高速信號處理和傳輸的EDA軟件。常規的電路設計，INNOVEDA的PADS就非常不錯，且有配合用的仿真軟件，而這類設計往往占據了70%的應用場合。在做高速電路設計，模擬和數字混合電路，采用Cadence的解決方案應該屬于性能價格比較好的軟件，當然Mentor的性能還是非常不錯的，特別是它的設計流程管理方面應該是最為優秀的。(大唐電信技術專家王升)33、對PCB板各層含義的解釋Topoverlay----頂層器件名稱，也叫topsilkscreen或者topcomponentlegend,比如R1C5,IC10.bottomoverlay----同理multilayer-----如果你設計一個4層板，你放置一個freepadorvia,定義它作為multilay那么它的pad就會自動出現在4個層上，如果你只定義它是toplayer,那么它的pad就會只出現在頂層上。34、2G以上高頻PCB設計，走線,排版,應重點注意哪些方面?2G以上高頻PCB屬于射頻電路設計，不在高速數字電路設計討論范圍內。而射頻電路的布局(layout)和布線(routing)應該和原理圖一起考慮的，因為布局布線都會造成分布效應。而且，射頻電路設計一些無源器件是通過參數化定義，特殊形狀銅箔實現，因此要求EDA工具能夠提供參數化器件，能夠編輯特殊形狀銅箔。Mentor公司的boardstation中有專門的RF設計模塊，能夠滿足這些要求。而且，一般射頻設計要求有專門射頻電路分析工具，業界最著名的是agilent的eesoft，和Mentor的工具有很好的接口。35、2G以上高頻PCB設計，微帶的設計應遵循哪些規則?射頻微帶線設計，需要用三維場分析工具提取傳輸線參數。所有的規則應該在這個場提取工具中規定。36、對于全數字信號的PCB，板上有一個80MHz的鐘源。除了采用絲網(接地)外，為了保證有足夠的驅動能力，還應該采用什麼樣的電路進行保護?確保時鐘的驅動能力，不應該通過保護實現，一般采用時鐘驅動芯片。一般擔心時鐘驅動能力，是因為多個時鐘負載造成。采用時鐘驅動芯片，將一個時鐘信號變成幾個，采用點到點的連接。選擇驅動芯片，除了保證與負載基本匹配，信號沿滿足要求(一般時鐘為沿有效信號)，在計算系統時序時，要算上時鐘在驅動芯片內時延。37、如果用單獨的時鐘信號板，一般采用什麼樣的接口，來保證時鐘信號的傳輸受到的影響小?時鐘信號越短，傳輸線效應越小。采用單獨的時鐘信號板，會增加信號布線長度。而且單板的接地供電也是問題。如果要長距離傳輸，建議采用差分信號。LVDS信號可以滿足驅動能力要求，不過您的時鐘不是太快，沒有必要。38、27M,SDRAM時鐘線(80M-90M)，這些時鐘線二三次諧波剛好在VHF波段，從接收端高頻竄入后干擾很大。除了縮短線長以外，還有那些好辦法?如果是三次諧波大，二次諧波小，可能因為信號占空比為50%，因為這種情況下，信號沒有偶次諧波。這時需要修改一下信號占空比。此外，對于如果是單向的時鐘信號，一般采用源端串聯匹配。這樣可以抑制二次反射，但不會影響時鐘沿速率。源端匹配值，可以采用下圖公式得到。39、什麼是走線的拓撲架構?Topology,有的也叫routingorder.對于多端口連接的網絡的布線次序。40、怎樣調整走線的拓撲架構來提高信號的完整性?這種網絡信號方向比較復雜，因為對單向，雙向信號，不同電平種類信號，拓樸影響都不一樣，很難說哪種拓樸對信號質量有利。而且作前仿真時，采用何種拓樸對工程師要求很高，要求對電路原理，信號類型，甚至布線難度等都要了解。41、怎樣通過安排疊層來減少EMI問題?首先，EMI要從系統考慮，單憑PCB無法解決問題。層迭對EMI來講，我認為主要是提供信號最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當比電源層外延，對抑制共模干擾有好處。42、為何要鋪銅?一般鋪銅有幾個方面原因。1，EMC.對于大面積的地或電源鋪銅，會起到屏蔽作用，有些特殊地，如PGND起到防護作用。2，PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，對于布線較少的PCB板層鋪銅。3，信號完整性要求，給高頻數字信號一個完整的回流路徑，并減少直流網絡的布線。當然還有散熱，特殊器件安裝要求鋪銅等等原因。43、在一個系統中，包含了dsp和pld，請問布線時要注意哪些問題呢?看你的信號速率和布線長度的比值。如果信號在傳輸在線的時延和信號變化沿時間可比的話，就要考慮信號完整性問題。另外對于多個DSP，時鐘，數據信號走線拓普也會影響信號質量和時序，需要關注。44、除protel工具布線外，還有其他好的工具嗎?至于工具，除了PROTEL，還有很多布線工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所長。45、什麼是信號回流路徑?信號回流路徑,即returncurrent。高速數字信號在傳輸時，信號的流向是從驅動器沿PCB傳輸線到負載，再由負載沿著地或電源通過最短路徑返回驅動器端。這個在地或電源上的返回信號就稱信號回流路徑。Dr.Johson在他的書中解釋，高頻信號傳輸，實際上是對傳輸線與直流層之間包夾的介質電容充電的過程。SI分析的就是這個圍場的電磁特性，以及他們之間的耦合。46、如何對接插件進行SI分析?在IBIS3.2規范中，有關于接插件模型的描述。一般使用EBD模型。如果是特殊板，如背板，需要SPICE模型。也可以使用多板仿真軟件(HYPERLYNX或IS_multiboard)，建立多板系統時，輸入接插件的分布參數，一般從接插件手冊中得到。當然這種方式會不夠精確，但只要在可接受范圍內即可。47、請問端接的方式有哪些?端接(terminal),也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯匹配，終端匹配一般為并聯匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。48、采用端接(匹配)的方式是由什麼因素決定的?匹配采用方式一般由BUFFER特性，拓普情況，電平種類和判決方式來決定，也要考慮信號占空比，系統功耗等。49、采用端接(匹配)的方式有什麼規則?數字電路最關鍵的是時序問題，加匹配的目的是改善信號質量，在判決時刻得到可以確定的信號。對于電平有效信號，在保證建立、保持時間的前提下，信號質量穩定;對延有效信號，在保證信號延單調性前提下，信號變化延速度滿足要求。MentorICX產品教材中有關于匹配的一些資料。另外《HighSpeedDigitaldesignahandbookofblackmagic》有一章專門對terminal的講述，從電磁波原理上講述匹配對信號完整性的作用，可供參考。50、能否利用器件的IBIS模型對器件的邏輯功能進行仿真?如果不能，那么如何進行電路的板級和系統級仿真?IBIS模型是行為級模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他結構級模型。

關鍵字標籤：rf circuit board suppliers